Chip
Accelerator architecture, and compiler technologies for deep neural network
計算機資源への需要の増大に応えるため、アクセラレータチップからコンパイラに至る独自の高効率な計算機資源スタックを開発しています。PFNでは大規模計算機プラットフォームのための効率的なアクセラレータアーキテクチャ、コンパイラ、インターコネクト技術を探求しています。
Accelerator architecture, and compiler technologies for deep neural network
計算機資源への需要の増大に応えるため、アクセラレータチップからコンパイラに至る独自の高効率な計算機資源スタックを開発しています。PFNでは大規模計算機プラットフォームのための効率的なアクセラレータアーキテクチャ、コンパイラ、インターコネクト技術を探求しています。